Achronix Robert Blake：面向AI应用开发的Speedster7t，性能升级且成本大幅降低

如今,人工智能已成为引领科技发展的重要驱动力,全球各科技公司纷纷布局人工智能。随着技术的不断突破，人工智能的应用领域越来越广泛，对计算力的要求也越来越高。传统的计算模式，已经难以满足人工智能计算力的需求，而性能更强的定制化芯片开始逐步应用到数据中心当中。

近日，国际一流的FPGA厂商Achronix半导体公司在京召开了新品发布会，正式推出了专门为人工智能加速的Speedster7t系列新产品。Achronix Semiconductor总裁兼首席执行官Robert Blake 在发布会现场表示，我们正处于智能化、自学习计算的高增长阶段的早期，这种计算将广泛影响我们日的常生活。peedster7t是Achronix历史上最令人激动的发布，代表了建立在四个架构代系的硬件和软件开发基础上的创新和积淀，以及与我们领先客户之间的密切合作。Speedster7t是灵活的FPGA技术与ASIC核心效率的融合，从而提供了一个全新的‘FPGA+’芯片品类，它们可以将高性能技术的极限大大提升。

全新架构设计的Speedster7t性能直接ASIC

据介绍，Speedster7t采用了TSMC的7nm FinFET工艺制造，是专为接收来自多个高速来源的大量数据而设计，同时还需要将那些数据分发到可编程片上算法性和处理性单元中，然后以尽可能低的延迟来提供那些结果。Speedster7t系列产品包括高带宽GDDR6接口、400G以太网端口和PCI Express Gen5等接口，所有这一切单元都互相连接以提供ASIC级带宽，同时保留FPGA的完全可编程性。

Speedster7t FPGA的核心是其全新机器学习处理器(MLP)中大规模的可编程计算单元平行阵列，它们可提供业界最高的、基于FPGA的计算密度。MLP是高度可配置的、计算密集型的单元模块，可支持4到24位的整点格式和高效的浮点模式，包括对TensorFlow的16位格式的支持，以及可使每个MLP的计算引擎加倍的增压块浮点格式的直接支持。

MLP与嵌入式存储器模块紧密相邻，通过消除传统设计中与FPGA布线相关的延迟，来确保以750 MHz的最高性能将数据传送到MLP。这种高密度计算和高性能数据传输的结合使得处理器逻辑阵列能够提供基于FPGA的最高可用计算能力以每秒万亿次运算数量为单位(TOPS，Tera-Operations Per Second)。

高性能计算和机器学习系统的关键之处是高片外存储器带宽，从而为多个数据流提供存储源和缓冲。 Speedster7t器件是唯一支持GDDR6存储器的FPGA，该类存储器是具有最高带宽的外部存储器件。每个GDDR6存储控制器都能够支持512 Gbps的带宽，Speedster7t器件中有多达8个GDDR6控制器，可以支持4 Tbps的GDDR6累加带宽，并且以很小的成本就可提供与基于HBM的FPGA等效存储带宽。

除了这种非凡的存储带宽，Speedster7t器件还包括业界最高性能的接口端口，以支持极高带宽的数据流。Speedster7t器件拥有多达72个业界最高性能的SerDes，可以达到1到112 Gbps的速度。还有带有前向纠错(FEC)的硬件400G以太网MAC，支持4x 100G和8x 50G的配置，以及每个控制器有8个或16个通道的硬件PCI Express Gen5控制器。

Robert Blake表示，通过将FPGA的可编程性与ASIC的布线结构和计算引擎完美地结合在一起，Speedster7t系列产品创造了一类全新的“FPGA +”技术。

高带宽二维片上网络提供了高效的数据移动性

为了解决大数据带来的高带宽的问题， Speedster7t架构采用了一个可横跨和垂直跨越FPGA逻辑阵列的创新性的、高带宽的二维片上网络(NOC)，它们连接到所有FPGA的高速数据和存储器接口。它们就像叠加在FPGA互连这个城市街道系统上的空中高速公路网络一样，Speedster7t的NoC支持片上处理引擎之间所需的高带宽通信。NoC中的每一行或每一列都可作为两个256位实现，单向的、行业标准的AXI通道，工作频率为2Ghz，同时可为每个方向提供512 Gbps的数据流量。

通过在Speedster中实现专用二维NoC，极大地简化了高速数据移动，并确保数据流可以轻松地定向到整个FPGA结构中的任何自定义处理引擎。最重要的是，NOC消除了传统FPGA使用可编程路由和逻辑查找表资源在整个FPGA中移动数据流中出现的拥塞和性能瓶颈。这种高性能网络不仅可以提高Speedster7t FPGA的总带宽容量，还可以在降低功耗的同时提高有效LUT容量。

256位的AES-GCM加密算法确保应用的安全防护功能

众所周知，在处理大量的数据过程中，除了性能和网络带宽之外，数据安全也是至关重要的因素，而Speedster7t FPGA系列产品在设计时就充分考虑到了这一点。

据介绍，在面临第三方攻击的威胁时，可用最先进的比特流安全保护功能应对，它们具有的多层防御能力可保护比特流的保密性和完整性。密钥是基于防篡改物理不可克隆技术(PUF)进行加密，比特流由256位的AES-GCM加密算法进行加密和验证。为了防止来自旁侧信道的攻击，比特流被分段，每个数据段使用单独导出的密钥，且解密硬件采用差分功率分析(DPA)计数器措施。

此外，2048位RSA公钥认证协议被用来激活解密和认证硬件。用户可以确信的是当他们加载其安全比特流时，它是预期的配置，这是因为它已通过RSA公钥、AES-GCM私钥和CRC校验进行了身份验证。

Robert Blake告诉记者，Achronix在SpeedcoreeFPGA IP中采用了与Speedster7t FPGA中使用的同一种技术，可支持从Speedster7t FPGA到ASIC的无缝转换。FPGA应用通常具有必须保持可编程性的功能，而其他固定功能则是专用于特定的系统应用。对于ASIC的转换而言，固定功能可以被固化进ASIC结构中，从而减小芯片面积、成本和功耗。当使用SpeedcoreeFPGA IP将Speedster7t FPGA转换为ASIC时，客户有望节省高达50%的功耗并降低90%的成本。

【责任编辑：张诚 TEL：（010）68476606】