芯片技术被「卡脖子」？这是中国对抗封锁最有效的「武器」

2010年的夏天，伯克利大学的研究团队尝试设计和开发一套完整的新指令集。四年后，RISC-V问世。

从最初的多方质疑，到逐渐获得学术圈、芯片和系统公司以及政策的认可和重视，近年来业界对于RISC-V的态度发生了180度的转变。

在中国芯片核心技术被「卡脖子」的当下，RISC-V将成为中国与美国封锁技术政策对抗最有效的技术武器。

它被行业给予重托，被视为中国未来十年里最具潜力的芯片平台，大有超越ARM之势。

撰文 | 四月

ARM架构 和 RISC-V架构都源自1980年代的精简指令计算机RISC，正如上世纪末的Windows和 Linux 之争。

PC时代成就了x86，移动互联网时代ARM是绝对的主流。

但在物联网和AI时代的新兴领域，RISC-V和ARM正处于同一起跑线上，RISC-V凭着指令集开源、简洁等特性很有可能可以击败ARM，或者至少能够占据可观的市场份额。

更为重要的是，在芯片核心架构技术被「卡脖子」的当下，RISC-V将成为中国与美国封锁技术政策对抗最有效的武器。

机器之心消息，RISC-V芯片设计公司芯启科技日前在北京发布三款国产CPU IP产品，并同时对外开源，以促进国内RISC-V芯片的产业发展。

发布活动由中关村芯园联合北京芯启、中国RISC-V产业联盟（CRVIC）共同举办，在产品发布之余，各方还积极探讨了基于RISC-V技术架构的应用发展方向和创新设计思路，RISC-V的工程经验以及在AI芯片设计中的经验等话题。

1   爆发式机遇

随着美国对中兴、华为等中国IT命脉企业立下重重技术铁幕，一时间国内舆论大哗。越来越多的产业人士意识到：

以美国为代表的发达国家正在通过高附加值产业进行产业垄断，以ARM、Synopsys、Cadence等为代表的知识产权交易商，通过苛刻的知识产权授权规则已经阻碍并减缓我国集成电路设计商的技术创新与产业的发展速度。

所谓中国「自主研发」的芯片技术，到了关键时刻却实实在在地被人卡着脖子。

如何利用好更为强大和开发的技术武器与之长期有效对抗，成为摆在我国集成电路从业者面前必须面对的重大问题。

谈到芯片的「自主可控」，最为关键的技术在于芯片指令集架构，通常简称为「芯片架构」。它是沟通软硬件运算之间的桥梁，是核心基础软硬件生态系统的基石，其重要性不言而喻。

在半导体行业的历史上，曾出现过诸多的架构，但随着时间推移和市场竞争，类似于MIPS等架构已经逐渐退出舞台。目前主流的架构包括Intel的X86、ARM架构，在日常生活中见到最多的是ARM，基本上所有的芯片公司都在采用ARM的架构。

谈到物联网应用已经不能绕开ARM，但是在ARM基本上要一统天下，甚至侵入Intel的桌面PC和服务器业务的时候，免费开源的RISC-V诞生了。

RISC-V是一种免费开源指令集架构(ISA)。由加州伯克利分校的研究团队开发与公布，于2011年5月正式发布第一版。该指令集设计非常简单，采用了基础指令集与扩展指令集的方式，基础指令集只包含了不到50条指令。

「RISC-V可能真正能成为国产的自主的指令集架构。」RISC-V推广人，武汉聚芯微电子架构师胡振波在接受媒体采访时谈道，RISC-V作为免费的架构，将会和ARM产生竞争。在手机等传统ARM的垄断领域会保持强势存在，在一些新兴的边缘领域，比如IoT、AI、边缘计算领域，RISC-V将具有爆发空间。

「中国未来十年都会去全力支持这个技术」，品利基金半导体行业投资经理陈启向机器之心表示。这被行业视为最具潜力的芯片平台，大有超越ARM之势。

历经八年时间发展，RISC-V指令集「朋友圈」已经逐步吸收到大量具备影响力的企业。2015年非盈利组织RISC-V基金会成立，旨在凝聚全世界力量构建开放社区，推广RISC-V架构。

迄今已有100多个机构加入，包括谷歌、华为、IBM、阿里巴巴、英伟达、高通、三星等企业，以及加州大学伯克利分校、麻省理工学院以及中科院计算所等学术机构。

此外，美国之外的产业界和国家也在积极备战RISC-V技术。全球第一大硬盘产商西部数据宣布将把每年各类存储产品中嵌入的10亿个处理器核换成RISC-V；印度将它作为事实国家指令集，以色列国家创新局选择基于RISC-V研制为全国企业服务的处理平台。

去年，我国发布了首个RISC-V支持政策并成立了中国RISC-V产业联盟。上周，清华和伯克利共同发起RISC-V国际开源实验室，由图灵奖David Patterson教授牵头。

相对于ARM和x86，RISC-V强调开源和成本优势，并以简单可扩展的指令集提供更高效的硬件。不过，RISC-V想要全方位进军芯片市场，与ARM以及x86分庭抗礼，其背后的生态建设尤为关键，这也是当前RISC-V中国化面临的最大问题之一。

2   对标ARM Cortex和NVDLA

芯启此次开源的三颗IP为SAR-T6系列、SAR-D9系列和TNA-300，分别对标ARM Cortex-M4、ARM Cortex-A9和英伟达的开源神经网络加速器NVDLA。

• SAR-T6系列对标ARM Cortex-M4，面向AIoT终端、传感器、机电MCU、轻量级智能以及众核智能应用。

• SAR-D9系列对标ARM Cortex-A9，面向医疗、通讯、工控、机电MCU、视频音频处理、轻量级智能、通用算法加速场景。

• TNA-300对标英伟达的开源神经网络加速器NVDLA，面向设备端AI方案。

芯启科技团队核心成员在芯片设计领域平均工作经验超过15年。研发成员来自于985、211重点大学的相关专业，并曾长期任职于华为等国内著名软硬件公司重要岗位。

目前，公司采用CPU 软硬核 IP 授权的商业模式，提供嵌入式 CPU 指令设计、体系结构设计、超大规模集成电路设计、软件编译器及 工具 链设计、系统芯片平台设计等服务，同时自产一系列嵌入式 CPU核产品。

据介绍，芯启基于改良后的RISC-V架构CPU IP 的主要亮点包括：

1、全自主可控：开源指令集RISC-V，支持客户自主定义；微架构自主，完全自行开发，客户可通过技术服务深度定制和修改。

2、硅成本更低（50%-70%）。

3、性能更优，提升20%。

4、提供设计的完全自由度。硬件方面包括指令集、微架构、片上架构，工具链包括编译工具链、开发调试工具链、SDK环境，软件包括OS移植性等。

具体来看，三颗芯片的主要性能包括：

• 1）SAR-T6IoT系列强调超低功耗、高性能，采用RDCC 标准开放式拓展架构，16/32位RISC-V基础指令集，40nm工艺，针对物联网、智能传感器等场景，中断相应速度2个指令周期，典型主频600Mhz，计算性能达到1.67 DMIPS/Mhz，采用32位指令/数据分离总线，三级流水线单发射架构。

• 2）SAR-T6GPA系列强调低功耗、高性能，采用单精度浮点协处理器+紧耦合的数据程序存储器结构，16/32位RISC-V基础指令集，40nm工艺，针对工业监控、机电、家电等场景，采用三级流水线架构，典型主频600Mhz，64位指令/数据分离总线，计算性能达到1.8 DMIPS/Mhz。

• 3）SAR-D932D系列强调低成本、高性能，采用32位寄存器结构，16/32位RISC-V基础指令集，40nm工艺，针对便携式音/视频，图像处理产品，采用双发射9级流水线结构，动态预分支预测技术，4路64位指令/数据分离总线，计算性能达到2.8 DMIPS/Mhz，2-64K可配置Icahce/Dcache。

在今年底，芯启还计划推出SAR-Q1064 AI芯片，强调超高性能，适用于智能处理器产品。

SAR-Q1064采用64位寄存器结构，16/32位RISC-V基础指令集，计算性能达到4.0 DMIPS/Mhz。采用SMP架构，动态分支预测技术，4路128位指令/数据分离总线，采用四分射10级流水线结构，2-64K可配置Icahce/Dcache，典型主频1GHz。

上述四款芯片均选择40nm工艺，芯启方面表述，主要为了在成本可控的情况下将性能优势潜力发挥到最优。

芯启的开源方式包括两种，一种是通过与中关村芯园的国产IP应用服务平台合作，通过平台将国产CPU IP及对应设计服务向产业输出。活动现场，芯启科技与中关村芯园的国产IP应用服务平台正式签署了合作协议。

与此同时，中关村芯园的国产IP应用服务平台开启面向芯片设计用户的支持计划，承诺提供0元授权、完备IP技术交付和可扩展的技术服务支撑。芯启作为RISC-V架构领域首批提供技术支持的企业，加入到芯园的服务链条中。

这里简单介绍中关村芯园公司背景，对于半导体产业人士而言不失为一个备选的合作伙伴。芯园由中关村发展集团作为控股股东组建，作为国家集成电路设计北京产业化基地，其服务和业务具备一定的公益性质。

公司围绕集成电路设计，为企业提供EDA License租赁、IP评估与授权、生产流片（MPW、工程批、批量生产）、封装测试代理、IC人才培训、芯片应用等全产业链的公共技术服务支撑。

IP开源的第二种方式则是通过芯启科技官网获得开源资料包。目前，超低功耗版本T6 IoT设计已经在芯启网站实现开源，其余设计开放评估，网址为www.sisctech.cn。

3   基于RISC-V的AI芯片如何开发？

RISC-V在处理器领域堪称「历史上最为彻底的」 开放程度，「大道至简」被视为RISC-V架构之魂，架构短小精悍。

「能屈能伸」是RISC-V指令集的最大特性，相比其他成熟的商业架构，RISC-V最大一个不同在于它是一个模块化的架构。不同的部分以模块化的方式组织在一起，从而试图通过一套统一的架构满足各种不同的应用。

这种模块化是x86与ARM架构所不具备的。

以ARM的架构为例，ARM的架构分为A、R和M三个系列，分别针对于Application（应用操作系统）、Real-Time（实时）和Embedded（嵌入式）三个领域，彼此之间并不兼容。但是，模块化的RISC-V架构能够使得用户能够灵活选择不同的模块组合，以满足不同的应用场景。

虽然RISC-V看上去已经是「老少咸宜」，但要真正将其产业化和产品化，仍然有不少坑要淌。

芯启科技联合创始人、总经理杨旭光向机器之心简单回顾了团队在RISC-V的研发历程。在2015年，首先基于RISC-V展开研发布局，2016年初基于RISC-V为公安等政企客户提供了定制的安全芯片设计并进行了流片，成功交付客户完成验收。

在设计与研发初期，芯启面对GitHub上的上百个开源工程版本的选择有些迷茫。

不同开源工程意味着可能对应的是不同的开发语言，每个版本又有不同的分支，每个分支每天还面临着大量更新，如何找到适合自己的版本，以及如何跟进版本更新成为关键。

最初，芯启选择了伯克利的Rocket工程版本，采用Chisel语言编写，其特点在于抽象灵活，代码量小，维护简单，可以自己造类库和扩充功能。

但同时也存在其缺点，通读性差，可交付性差，工程化应用还不成熟。这种语言适合在设计前期阶段快速探索，不太适合在工程中使用。类似地，BOOM工程也适合研究使用，也不太适合工程化。

经过早期的探索和学习，以RISC-V标准为源头，吸收RISC-V的模块化理念，2017年团队开始开始选择自主创新，反思传统RISC-V架构中的10多处不足进行迭代革新。

近两年，团队基于对RISC-V CPU开源架构的消化、吸收和创新，形成了芯启科技完全自主可控的嵌入式CPU技术积累，可以灵活的根据需求对指令集和微架构进行增删裁剪，全面掌握了嵌入式CPU发展的主动权，推出了完全自主可控的系列CPU产品。

同时，公司在AI领域发力，推出了完全自主可控的AI加速引擎，全力助力传统产业的AI赋能升级。

据介绍，芯启TNA（Tiny Neutral Network Accelerator） AI处理器架构的研发思路包括两个层面：

• 一是自主掌握主要核心，实现用RISC-V替代ARM，用多种专用加速引擎组成，实现AI处理加速；

• 二是开展嵌入式优化，打开「专精」反向，以RISC-V协调并行调配，提升AI算力投射和适配算法的灵活性，并为面积、成本和功耗做折中。

TNA强调以海量端设备能接受的价格，提供神经网络、训练部署、核心芯片、硬件设计、智能功能组合成的「交钥匙工程」，提供直观具象的AI功能，工作环境尊重传统产品的设计方案与使用习惯，并提供客户在成本、算力、AI功能等方面的差异化选择权力。

从基础做起，内部重新规范，梳理研发概念，解决团队对接问题，包括软硬件开发概念对接、算法优化研发目标一致、未来对接客户需求更加清晰。从底层模块做起，形成IP和组合IP的自主体系。

依靠团队在CPU技术方面的技术积累和项目牵引，芯启目前已经完成了自有深度学习加速模块设计，并集成进自主CPU指令架构，已经向主流院校和AI厂商输出相关成果，定制完成支持AI原语计算的指令模块。

通过四年在RISC-V领域的技术积累，芯启具备提供大量基于RISC-V标准指令及自定义扩展指令的CPU内核模块IP的能力。

摄于芯启办公室

拥有多项关键专利技术和自主IP，其中包括CPU IP（SAR32IL、SAR64G、SAR-T6），算法协处理器IP（机器学习算子、张量计算算子）、AI算法加速（卷积、池化、激活、全连接）。

4   三大路径确保生态发展

在芯片设计之外，中国RISC-V产业联盟秘书长滕岭 还分享了RISC-V应用生态的发展途径，以及后续是否可能受到出口管制的分析。

RISC-V本质是一套关于处理器软硬件接口规范的开放标准，真正能够被使用起来的是不同「微架构」的处理器IP，有商业、开源、自行开发三种实现方式。

• 方式一是购买商业IP，受美国出口管制法律（EAR）的管制，类似于Arm停止向华为出售IP和提供服务。潜在风险是美国和EAR管辖IP厂商收到管制，但国内IP厂商不会受到美国的管制。对于这些风险，对策是可购买本土RISC-V IP，可转向开源IP或自行开发IP（技术要求极高）。

• 方式二是采用开源IP，方式三是自行开发IP，这两种方式的言论自由受《宪法第一修正案》保护，开源组织受地方法律管制。

• 方式二类似于特定网站不向华为开放以及部分标准组织暂停华为会员资格，目前不受管制。潜在风险是若对源代码管制可能属于危险，代码托管平台可能受管制，美国开源厂商的对外服务可能受管制，美国开源厂商的对外服务可能受管制，会员资格也可能受到管制。

对于这些风险，有效的的应对策略包括 建立国内代码托管平台、国内大力发展开源和积极拥抱RISC-V。

方式三类似于JEDEC等标准组织暂停华为会员资格，目前未受管制。潜在风险是标准是开放的，无法管制，不过风险仅限于停止会员资格，影响使用商标和参加会议等。

相应对策主要有两点，一是基金会总部地点考量，二是积极拥抱RISC-V，对指令集的后续发展施加更多影响，并构建基于RISC-V发展标准的能力。

综合来看，作为开源指令集，RISC-V技术本身基本不会受到技术封锁的影响。 基于RISC-V完全开放和诸多授权免费的特性，随着RISC-V平台的进一步壮大和开放，对于国内外的芯片设计企业而言，不失为争取更多开发自由和自主权的择优之选。