TLog v1.3.2 版本发布,全日志高性能版

栏目: 软件资讯 · 发布时间: 4年前

内容简介:TLog在v1.3.1发布之后,很长段时间没有更新。 在1.3.1版本中,有很多社区的小伙伴报出在logback的异步日志下,TLog占用内存过多,导致性能不佳。 这个bug在v1.3.2得到修复。改变了实现方式。同时增强了几个小功能...

TLog在v1.3.1发布之后,很长段时间没有更新。

在1.3.1版本中,有很多社区的小伙伴报出在logback的异步日志下,TLog占用内存过多,导致性能不佳。

这个bug在v1.3.2得到修复。改变了实现方式。同时增强了几个小功能。

如果你是第一次知道TLog,可以点击以下链接进行了解,可追踪日志增强的神器

官方网站:https://yomahub.com/tlog

仓库托管:https://gitee.com/dromara/TLog

也可以看这篇文章进行了解使用使用场景和理念:

https://my.oschina.net/u/1584523/blog/4994375

本次更新日志如下:

  • enhancement: #I4D4XB 目前logback的的异步日志会有内存占用过多的情况

https://gitee.com/dromara/TLog/issues/I4D4XB

  • enhancement: #I419TD 输出日志,可以打印出当前服务ip

https://gitee.com/dromara/TLog/issues/I419TD

  • bug: #I3Y6LR 业务标签,数值类型long时,无法显示

https://gitee.com/dromara/TLog/issues/I3Y6LR


以上所述就是小编给大家介绍的《TLog v1.3.2 版本发布,全日志高性能版》,希望对大家有所帮助,如果大家有任何疑问请给我留言,小编会及时回复大家的。在此也非常感谢大家对 码农网 的支持!

查看所有标签

猜你喜欢:

本站部分资源来源于网络,本站转载出于传递更多信息之目的,版权归原作者或者来源机构所有,如转载稿涉及版权问题,请联系我们

Verilog数字系统设计教程

Verilog数字系统设计教程

夏宇闻 / 北京航空航天大学出版社 / 2003-7-1 / 38.0

《Verilog数字系统设计教程》可作为电子工程类、自动控制类、计算机类的大学本科高年级及研究生教学用书,亦可供其他工程人员自学与参考。一起来看看 《Verilog数字系统设计教程》 这本书的介绍吧!

图片转BASE64编码
图片转BASE64编码

在线图片转Base64编码工具

随机密码生成器
随机密码生成器

多种字符组合密码

Base64 编码/解码
Base64 编码/解码

Base64 编码/解码